Fpga In Trading Systemen

Ich habe über verschiedene Implementierungen von HFT-Systemen auf FPGAs gelesen. Meine Frage ist, welchen Teil von HFT-Systemen heute überwiegend auf FPGAs implementiert sind FPGAs immer noch sehr beliebt Ist nur der Feed-Handler auf den FPGAs implementiert? Weil einige dieser oben beschriebenen Systeme nur einen auf dem FPGA implementierten Feed-Handler haben, weil sich die Strategie ändert Zu viel, oder ist zu schwer zu implementieren auf FPGAs. Andere behaupten, dass sie auch Handelsstrategien auf FPGAs implementiert haben oder Hochleistungs-NICs anstelle von FPGAs zum Aufbau von HFT-Systemen verwenden. Ive gelesen über verschiedene Annäherungen, aber ich finde es schwer zu vergleichen, da die meisten Resultate auf verschiedenen Eingangssätzen geprüft werden. Ich glaube, Sie können etwas in einem ASIC (d. H. Direkt in der Hardware) zu tun. Allerdings ist der Prozess der Fertigung an sich teuer, und man bekommt ein Design, das man nachher nicht ändern kann. ASICs sind für vordefinierte Aufgaben wie Bitcoin-Mining, bekannte Datenverarbeitungsalgorithmen usw. sinnvoll. Auf der anderen Seite haben wir gewöhnliche CPUs (sowie Coprozessor-CPUs und GPUs), die allgemeingültig sind, aber eine kleine (in Worten: Von gleichzeitigen Befehlen) Befehlssatz mit einer sehr hohen Geschwindigkeit. FPGAs sind der Mittelweg. Sie sind Hardware-Emulatoren und als solche kann als 10x langsamer als tatsächliche Hardware betrachtet werden, aber immer noch leistungsfähiger für gleichzeitige Operationen als CPUs vorausgesetzt, Sie sind in der Lage, die Matrix verwenden, um Ihre Logik entsprechend zu verbreiten. Einige Anwendungen von FPGAs sind: Videotranskodierung (zB HD-Videodecodierung in Fernsehgeräten) sowie verschiedene Datenerfassungskarten Festgelegte Datenstrukturanalyse (Regex-Parsing) Diskrete System-Simulation (zB Simulation des Spiels) Vieles richtig eingebettet Anwendungen wie z In der Luft - und Raumfahrt oder in der wissenschaftlichen Forschung Das Problem mit FPGAs für Quant-Anwendungen ist, dass es nicht so gut für Gleitkomma-Berechnungen ist, zumal herkömmliche CPUs bereits mit Dingen wie SIMD optimiert sind. Für alle Datenstrukturen mit festem oder festem Format können Sie das FPGA-Design jedoch so konfigurieren, dass gleichzeitig viel Verarbeitung ausgeführt wird. Manche Dinge, die im Handel getätigt werden, nutzen FPGA für Feedhandler (direkt aus dem Netzwerkstrom analysieren) sowie bestimmte Teile der Handelsstruktur (zB Orderbücher) in der Hardware aufbauen, um mit der sich schnell verändernden Datenstruktur umgehen zu können Laden der CPU. FPGAs zielen hauptsächlich darauf ab, das Anliegen der schnellen Datenverarbeitung zu berücksichtigen, ohne die Ausbreitungskosten zu bezahlen. Dies steht insbesondere im Gegensatz zu Geräten wie GPGPU (oder einer beliebigen PCI-Wohnungskarte wie Xeon Phi), die Leistungsstrafen für das Abrufen von Daten von dem Gerät bezahlen. Das heißt, DMA-Optionen sind in dieser Hinsicht zu verbessern. FPGAs sind wirklich nichts weiter als die gleichen Logikblöcke, die immer wieder im gesamten Silizium wiederholt werden, mit konfigurierbaren Schaltern, um die Logikblöcke miteinander zu verbinden. Dies macht FPGAs sehr gut - und schnell - im Umgang mit repetitiven Problemen, die in einer Hardware-Schaltung beschrieben werden können, die sich nicht während des Betriebs ändert. Und Sie können buchstäblich Tausende oder Zehntausende dieser Schaltungen, die alle parallel in der gleichen Zeit, in nur einem FPGA. CPUs auf der anderen Seite basieren auf der ALU, die Befehle lädt, Daten lädt, auf die Daten arbeitet, die Ergebnisse speichert und dann wieder von vorn anfängt. CPUs sind dann sehr gut - und schnell - im Umgang mit Problemen, die sich ständig verändern - sowohl in der Größe als auch im Umfang und beim Umschalten zwischen verschiedenen Aufgaben. Die heutige CPU oder Kern wird Zehn bis Hunderte von ALUs mit parallelen Pipelines für Daten und Anweisungen, die sie sehr schnell bei komplexen Problemen, die parallel bearbeitet werden können, macht. Diese Entwürfe machen FPGAs schneller bei einfacheren Problemen, die mit einer großen parallelen Architektur angegriffen werden können - wie zum Beispiel das Vervielfachen mehrerer Daten-Feeds in weniger als Mikrosekunden, Draht-zu-Draht oder das Auslösen eines vorberechneten Kaufs, Verkaufs oder Abbruchs Auf einen Preis, der zu einem bestimmten Muster passt. CPUs sind schneller bei komplexeren Problemen, die weniger Parallelität erfordern, wie die Berechnung der Korb von Käufen, verkauft und storniert erforderlich, um ein Portfolio risikoadjustiert oder Integration einer Reihe von Preis-und Nachrichtenquellen mit unterschiedlichem Alter und Qualität in den Handel Indikatoren verwendet werden Händler und Management zu entscheiden, welche Anpassungen sie an das Handelssystem zu machen. Wo FPGAs in HFT verwendet werden, hängt stark von der Architektur des jeweiligen Shops ab. Sie werden am besten verwendet, um einfache, sich wiederholende, breite Aufgaben durchzuführen und schnell durchzuführen. CPUs sind ein Schweizer Messer, das die meisten Dinge tun kann, vor allem, wenn die Anforderungen ändern und die Dimensionen des Problems nicht vollständig am Anfang verstanden werden. Beantwortet Ihre Frage wirklich macht nicht viel Sinn. Seine wie fragen, wie viel der Verkabelung in der Handelsinfrastruktur verwendet Faser und wie viel davon Kupfer verwendet. Die beste Antwort, die wir Ihnen geben können ist, dass ein FPGA nicht eine magische Kugel ist. Dies ist eine falsche Interpretation von Ciscos Weißbuch. Es gibt sehr wenig Überlappung zwischen den Anwendungsfällen des Switching-Gewebes und denen eines FPGAs. Welche Teile von HFT-Systemen heute überwiegend auf FPGAs implementiert werden Derzeit werden FPGAs häufig in unseren Druckern und TV-Set-Top-Boxen eingesetzt. Ich möchte den digitalen Signalverarbeitung (DSP) Block mit ALUs hervorheben. Die heutigen FPGAs verfügen über Hunderte von programmierbaren DSP-Blöcken, die größten Tausende. Jetzt haben Sie plötzlich Tausende von kleinen Prozessoren zu Ihrer Verfügung, die alle in der Lage, Berechnungen parallel durchzuführen. Dies ist weit über die Parallelität der Xeon Phi oder GPUs. In der Tat, wenn youre Möglichkeiten Preismodellierung oder stochastische Risikomodellierung auf FPGA, können Sie mehr als 100-fache Leistungssteigerung im Vergleich zu den neuesten GPUs und noch mehr im Vergleich zu den neuesten CPUs. Zusammen mit den DSP-Blöcken ist der andere Hauptfaktor in diesem Leistungsgewinn der Speicher-Cache. FPGA verfügt über integrierte verteilte RAM, die extrem schnell, so dass eine Bandbreite von 100 TBs auf Datapath-Ebene erreicht werden kann. Mit heutigen FPGAs für Algo-Strategien gibt große und massiv gleichzeitige Compute-Ressource, die in der Lage ist, 100 bis 1000-fache Leistungssteigerung im Vergleich zu GPUs oder CPUs zu geben. Die wichtigsten Vorbehalte ist, dass Sie in schriftlicher Form in Verilog oder VHDL werden müssen :) Sanjay Shah CTO Nanospeed beantwortet eine Vielzahl von leistungsfähigen, viele Core-Prozessoren beginnen, ihren Weg in die Hardware zu machen Beschleunigungsraum, der zuvor vollständig von FPGAs besessen wurde. Unternehmen wie Tilera, Adapteva und Coherent Logix stellen diese Prozessoren hier in den USA zur Verfügung, wobei auch Enyx aus Frankreich Einzug hält. Das wahre Maß der Effektivität dieser massiv parallelen Prozessoren liegt in der Reife ihrer Software-Tools. Das ist, wo der potenzielle Nutzer sollte ihre Aufmerksamkeit. Keiner will mit manuellen Techniken Zehner oder Hunderte von Kernen programmieren oder debuggen. Natürlich ist es selbstverständlich, dass die IO-Bandbreite ebenso wichtig ist. In meiner persönlichen Erfahrung in diesem Raum Im sehen Kunden Annahme von Coherent Logix Prozessoren als Co-Prozessoren oder Hardware-Beschleuniger für C-Sprache Algo-Beschleunigung. Durch den schnellen Designzyklus einer C-basierten Umgebung können Algo-Programmierer den Code nach Herzenslust optimieren und sich nicht um teure und zeitintensive HDL-Codierungen für FPGAs kümmern. Die optimale Partitionierung besteht darin, dass FPGAs das tun, was sie am besten können - feste repetitive Operationen - und viele Core-Prozessoren tun, was sie am besten können: Beschleunigung der Produktivität der Entwickler und der Ausführungsgeschwindigkeit. John Irza, Business Development Manager, Coherent Logix, Inc. beantwortet Aug 6 14 at 0:42 Fast alle HFT-Shops verwenden FPGA-Architektur. Diese Geräte müssen häufig ersetzt werden, da die schnell von den neuesten Verbesserungen in Geschwindigkeit, Pipelines, Parallelität, etc. überholt werden. Wenn Sie nicht bereit sind, 2M pro Jahr investieren, herauszufinden, eine andere Strategie. Lot von Jungs, die tägliche Preisbewegungen mit Feder und Papier tun, bilden Milliarden in Omaha, NB. Antwort # 2 am: Juli 22, 2010, 10:31:01 pm »Antwort Antwort Die Antwort auf den Handel Antwort Latenz reduzierte sich auf unter zwei Mikrosekunden durch die Kombination von NASDAQ ITCH und OUCH zu einem einzigen FPGA David Buechner, Vice President , Impulse: Impulswerkzeuge sind bei großen Finanzunternehmen und Hedge-Fonds im Einsatz, wo sie Mathematiker und Algorithmenentwickler ausgerüstet haben, um die Latenz dramatisch zu verbessern. In-FPGAtrade Trading Systems (infpga) haben ein hardwarebeschleunigtes automatisiertes Handelsreferenzdesign angekündigt, das NASDAQ-ITCH-Feedhandling und Outbound-OUCH-Ordereingabe auf 10 Gb Ethernet mit weniger als zwei Mikrosekunden Latenzzeit durchführt. Das System soll auf der 2010 High Performance Computing Financial Markets Show und Konferenz, Stand 424, in New York City am 20. September 2010 gezeigt werden. Das in-FPGA-System zielt darauf ab, den Händlern zu ermöglichen, Antwortlatenzen zu erreichen, die einen Bruchteil dessen ausmachen Kann mit CPU-basierten Systemen erreicht werden. Die Besucher der Show können die tatsächliche Hardware sehen, die für die Marktdaten-Decodierung und die ausgehende Auftragserfassung verwendet wird, wobei alle Funktionalität vollständig in Hochleistungs-Field-Programmable-Gate-Array - (FPGA) - Logik durchgeführt wird. Das resultierende System soll heute eine Latenzzeit von 2 Mikrosekunden erreichen, wobei die erwarteten Verbesserungen des Durchsatzes im Laufe des Jahres 2010 erreicht werden. Diese FPGA-basierten Referenzplattformen zielen darauf ab, mit der Geschwindigkeit der größeren mikroprozessorgestützten Server zu arbeiten. Es ist alles über Handel Latenz, sagte Cameron Elliott, Chefdesigner der in-FPGA-System. FPGA-basierter Handel kann auf Marktdaten eine Größenordnung schneller reagieren als Linux-basierte Server und 2-5 mal schneller als hybride CPUFPGA-Systeme. Ein Großteil des Gewinns ergibt sich aus der Vereinfachung des Hardwarepfades, der Konsolidierung der Verarbeitung auf einem Hardwarechip und der Beseitigung von Pfaden mit hoher Latenz. Was für Trader so aufregend ist, ist, dass sie ihre Trade-Trigger-Logik in C-Sprache mit Impulse C implementieren können, anstatt Hardware-Beschreibungssprachen wie Verilog oder VHDL zu erlernen oder ihre Modelle an Hardware-Ingenieure zur Übersetzung weiterzugeben . Impulswerkzeuge sind bei großen Finanzunternehmen und Hedge-Fonds im Einsatz, wo sie Mathematiker und Algorithmenentwickler ausgerüstet haben, um die Latenz dramatisch zu verbessern. In-FPGA Handelssystem und Referenz-Anwendung ermöglicht es Software-Entwicklern, Hardware-Beschleunigung für 10-Gb-Ethernet-Verarbeitung verwenden, sagte David Buechner, Vice President von Impulse. Dies bietet eine störende Technologie für Handelsunternehmen, die die erste in der Warteschlange mit ihren Berufen sein wollen. Beliebte Artikel Deutsche Börse präsentiert Blockchain-Konzept für risikolosen Geldtransfer BTIGs Global Portfolio und ETF Trading Group startet Benchmark-Markt auf engem Algorithmus Tullett Prebon amp SGX startet den Spot-Pricing-Index für Dubai, Kuwait und Indien Xignite erweitert Führungsteam, eröffnet NY-Büro NYSE-Pläne Speed-Bump für NYSE MKT TRADEcho startet MiFID II Smart Report Router Copyright-Kopie Automated Trader Ltd 2017 - Strategien Compliance TechnologyFramework beschleunigt Anwendung Entwicklung von ultra-low-Latency-Finanzsysteme. Seit dem Aufkommen des elektronischen Handels, hat ein Rennen für Geschwindigkeit folgte, um die schnellsten und intelligentesten Handelsplattformen zu bauen. Die Ansprechzeit ist von Sekunden auf Millisekunden und Mikrosekunden gesunken. Der Antrieb für die Mikrosekunden - und Submikrosekunden-Ansprechzeit ist mit herkömmlichen Software - oder einfachen Hardwarearchitekturen einfach nicht möglich, was die Einführung der FPGA-Technologie in Ultralow-Latency-Systemen vorantreibt. Um das Risiko bei der Entwicklung von Hardwarebeschreibungssprache (HDL) nativ auf einer FPGA-Ethernetkarte zu reduzieren und gleichzeitig die Entwicklungszeit zu verkürzen, hat AdvancedIO den Einsatz von FPGA-Frameworks für 10-Gigabit-Ethernet (10GE) - Kommunikation vorangetrieben. Das AdvancedIO expressXG Development Framework Tool Set stellt die notwendige Infrastruktur zur Verfügung, um eine schnelle Bereitstellung von Finanzdienstleistungen zu gewährleisten und eine nahtlose Portierung auf die neueste Generation von FPGA-Karten zu ermöglichen. - Rafeh Hulays, PhD, Vizepräsident, Business Development, AdvancedIO Systems Inc. Zusätzliche InformationenFPGAs - Parallel Perfection FPGAs (Field Programmable Gate Arrays) sind zwar keine neue Technologie, doch das Daten-Crunching-Rennen im automa - tisierten algorithmischen Handel wird weiter intensiviert Eine Idee, deren Zeit endlich kommt AT spricht mit Alistair MacArthur, Senior Research Engineer bei Celoxica, der aktuelle FPGA-Technologie diskutiert und skizziert ihr Potenzial für Aufgaben wie das Analysieren algorithmischen Newsfeeds. Wie alt sind FPGAs als Technologiekonzept mehr als zwanzig Jahre. Das ursprüngliche Konzept wurde von zwei der Gründer von Xilinx - Ross Freeman und Bernie Vonderschmitt - in etwa 1984 entwickelt. Ross Freemans Idee war, dass, anstatt einen generischen Prozessor und Software zu schreiben, um darauf zu laufen, könnte man elektronische Chips anpassen, um bestimmte auszuführen Aufgaben durch direkte Programmierung. In der Tat würden die Programme Berechnungen in Hardware statt Software implementiert werden. Der generische Name für diesen Chiptyp ist eine programmierbare Logikvorrichtung (PLD), wobei FPGAs eine Untermenge davon sind. Was also ein FPGA-Chip besteht, besteht im Wesentlichen aus einer komplexen Form des statischen Direktzugriffsspeichers (SRAM - ein sehr schneller Speicher, der üblicherweise für den chipinternen Cache auf herkömmlichen Computerprozessoren verwendet wird). Obwohl moderne FPGAs eine Anzahl zusätzlicher Komponenten enthalten können, sind die drei Hauptkomponenten Register, Funktionsgeneratoren (auch als Nachschlagetabellen oder LUTS bekannt) und der FPGA-Takt. Jeder Funktionsgenerator enthält einen Satz logischer Gates1. Es ist typischerweise so ausgelegt, dass es vier Eingänge, einen Ausgang und einen Konfigurationsanschluss aufweist, über den die Logikgatter konfiguriert sind. Das Grundkonzept der Operation ist, dass jeder Funktionsgenerator konfiguriert werden kann, um einen bestimmten Ausgang für einen gegebenen Satz von Eingängen zu erzeugen. Das kann man als Wahrheitstafel betrachten. Beispielsweise könnte ein 4-Input-Funktionsgenerator eine binäre 2-Bit-Übereinstimmung durchführen. Register sind im wesentlichen einzelne Speicherzellen, die jeweils ein Bit (entweder eine 0 oder eine 1) von Daten speichern können. Wie die logischen Gatter in einem Funktionsgenerator jedoch durch einen Programmierer konfiguriert werden können, können die Register in ähnlicher Weise in größere Abschnitte des Speichers, wie 8, 32 oder 64 Bits, aggregiert werden. Der FPGA-Takt steuert die Anzahl von Malen pro Sekunde, die jeder Funktionsgenerator und jedes Register Eingangs - und Ausgangssignale empfangen kann. Die am schnellsten produzierenden FPGAs laufen derzeit zwischen 200 und 400 MHz, so dass jeder Funktionsgenerator und jedes Register die Eingangsleistung zwischen 200m und 400m mal pro Sekunde theoretisch verarbeiten kann. Xilinx Virtex 5 FPGA-Chipfamilie Viele Standardrechner haben weitaus schnellere Taktsignale als das, also wo wäre der Leistungsvorteil bei der Verwendung eines FPGAs? Der wesentliche Unterschied ist, dass eine einzige konventionelle CPU nur einen Befehl pro Taktzyklus verarbeiten kann. Im Gegensatz dazu kann ein FPGA als mehrere virtuelle Prozessoren konfiguriert werden, die parallel arbeiten können. Einige große FPGAs können Millionen von Funktionsgeneratoren und Registern enthalten, so dass die Konfiguration für eine einfache Verarbeitungsaufgabe, z. B. das Anpassen einer kurzen Textfolge, zu einem FPGA führen kann, das Zehntausende von virtuellen Prozessoren ergibt. Eine solche Konfiguration wiegt daher schnell einen Taktgeschwindigkeitsnachteil von mehreren zehn oder fünfzehn. Der andere Punkt im Auge zu behalten ist, dass FPGAs eine Menge anderer System-Latenz umgehen können. Mit einem herkömmlichen Prozessor erhalten Sie möglicherweise den News-Feed, den Sie über einen TCP-Socket auf einem Ethernet-Chip verarbeiten, der aber durch eine MAC-Schicht, dann einen North Bridge-Chip, dann auf den Prozessor-Hauptbus, dann einen Interrupt gehen muss Markiert werden, so müssen alle Daten in den Anwenderraum übertragen werden. All diese Dinge können natürlich sehr schnell getan werden, aber es gibt doch eine Menge von Schritten zu gehen, die nicht für FPGAs gelten. Warum ist das nicht eine Funktion davon, wie FPGAs mit einem System verbunden sind, das viel damit zu tun hat, ja. In einer Produktionsumgebung, die algorithmisch automatisierte Handelsaktivitäten umfasst, werden FPGAs höchstwahrscheinlich auf PCI - oder PCI-X-Karten gefunden, wobei die Karten mit FPGAs von Xilinx und Altera ausgestattet sind. Eine neuere Innovation war, das FPGA auf ein Co-Prozessormodul zu stellen, das direkt in das Computer-Motherboard steckt. (Diese Module werden von Unternehmen wie DRC-Computer hergestellt und können nur auf Multiprozessor-AMD-Mainboards mit HyperTransport-Technologie verwendet werden.) Wenn ein FPGA auf eine PCI-Karte montiert wird, dann ist der primäre Engpass die Geschwindigkeit der PCI-Verbindung. Allerdings macht das Aufkommen des PCI-X-Standards - mit Übertragungsraten von bis zu 4,26 GBSek (PCI-X 533) - so viel weniger ein Problem. Darüber hinaus können FPGAs, die auf einer PCI-Karte montiert sind, auch direkt von einer Ethernet-Buchse, die auf der Rückwandplatine der Karte montiert ist, direkt unter Umgehung des PCI-Busses eingespeist werden. Co-Prozessor-FPGAs haben einen noch schnelleren Zugriffskanal - mit der Version 3.0 der HyperTransport-Spezifikation, die Übertragungsraten von bis zu 41,6 GBs ermöglicht. Eine ziemlich typische Konfiguration hier wäre, ein Dual-Prozessor-AMD-Motherboard, mit einem herkömmlichen CPU-Prozessor in einem Sockel und einem FPGA-Coprozessor in den anderen montiert zu verwenden. Ein weiterer Vorteil dieses Ansatzes ist, dass der FPGA-Coprozessor direkten Zugriff auf den Hauptsystemspeicher hat. Daher können beim Testen von Nachrichtenbasierten Algorithmen große Nachrichtendatenbanken und beliebige Suchbegriffe direkt in den Hauptspeicher geladen werden und von dort aus durch den FPGA-Koprozessor extrem schnell zugegriffen werden. DRC-Prozessor-Sockel FPGA Was bedeutet dies in praktischen Begriffen Nun, wie wir mit Entwicklungen wie Dow Jones Newswires Ankündigung ihrer Nachrichten und Archive für algorithmische Anwendungen gesehen, Textverarbeitung gewinnt zunehmend an Bedeutung im algorithmischen Handel. Während wir vielleicht noch nicht den Punkt erreicht haben, an dem Modelle alleine von den Newsdrähten abrunden, gibt es dennoch eine Menge Arbeit, um Nachrichtenfluss in algorithmische Modelle zu integrieren. Die Parallelität von FPGAs eignet sich hervorragend für eine sehr schnelle Textanalyse, die für diesen Ansatz erforderlich ist. Dort können Sie mehrere Nachrichten-Feeds nach einer großen Anzahl von Keyword-Kombinationen durchsuchen, die möglicherweise Tausende von Wertpapieren betreffen. Die Bewältigung dieses Umfangs der Rechenaufgabe unter Verwendung herkömmlicher Computerprozessoren wäre relativ ineffizient und würde fast sicher mehrere Prozessoren erfordern, wenn sie rechtzeitig durchgeführt werden sollte. Während die Verfügbarkeit von Dual-Core-Prozessoren offensichtlich hilft, würde man immer noch auf beträchtliche Investitionen in Hardware, um eine ähnliche Ebene der parallelen Ausführung zu erreichen suchen - und eine größere Stromrechnung. Eine Clustering - oder Grid-Technologie könnte verwendet werden, um auf Leerlaufkapazität zuzugreifen, aber dies wirft dann Fragen der Bandbreitenkosten und der Kommunikationssynchronisation auf. Darüber hinaus wäre ein zusätzlicher zentraler Server erforderlich, um das Gleichgewicht zu verteilen und die Jobs über die anderen Prozessoren zu verteilen. Letztlich, wenn die Auswertung mehrerer regulärer Ausdrücke2 (wie in der Nachrichtenverarbeitung für algorithmischen Handel), mit herkömmlichen Prozessoren ist vergleichbar mit einem eher ineffizient Schlittenhammer, um eine Mutter zu knacken. . Kann ein FPGA als mehrere virtuelle Prozessoren konfiguriert werden, die parallel arbeiten können. Wie vergleichen sich die Technologien, wenn die Komplexität der auszuwertenden Ausdrücke steigt Zum Beispiel, wenn die Suche nach einem News-Feed für mehrere reguläre Ausdrücke zu einem signifikanten Performance-Treffer für FPGAs oder Allzweck-CPUs führt Es gibt einen sehr signifikanten Unterschied. Wenn die Anzahl der auszuwertenden regulären Ausdrücke zunimmt, verschlechtert sich die herkömmliche CPU-Leistung im Vergleich zu der eines FPGA merklich. Während die genauen Zahlen offensichtlich von den individuellen Umständen abhängen, ist es eine vernünftige Annäherung zu sagen, dass zu dem Zeitpunkt, wenn Sie nur fünfzig reguläre Ausdrücke auswerten, eine herkömmliche CPU eine Ausführungszeit haben wird, die mehr als das Hundertfache derjenigen eines vergleichbaren FPGAs beträgt. Altera Stratix II GX FPGA Chip Warum haben FPGAs so wenig Penetration in den Finanzmärkten bis heute erreicht? Es ist erst vor kurzem, dass FPGAs zu einer effizienten und erschwinglichen Alternative zu roher CPU-Leistung geworden sind. Mit dem Aufkommen von PCI-X und HyperTransport wurde der Kommunikations-Engpass überwunden und mit C-basierten Software-Programmierwerkzeugen für FPGAs können Entwickler Hardware in einer vertrauten C-basierten Umgebung programmieren. Darüber hinaus glaube ich, dass die Leute neigen dazu, mit konventionellen Computertechnologie aus einer Reihe von Gründen halten: einer der Hauptgründe ist Komfort - die Menschen natürlich lieber mit der Technologie, die sie bereits kennen zu bleiben. Sie wird sowohl für die Organisation als auch für sie persönlich beruflich als weniger riskant empfunden. Dies gilt sowohl für Business-und Technologie-Rollen, so ein Business-Line-Manager versuchen, evangelisieren FPGAs wird wahrscheinlich Widerstand einer IT-Abteilung, die möglicherweise nicht verstehen, die Technologie und in einem gewissen Gefühl von ihm bedroht treffen. (Das ist ein Grund, warum FPGAs immer noch als eine störende Technologie gesehen werden.) Das andere Problem für viele Leute, die bereit sein könnten, FPGAs zu benutzen, ist, dass viele der Unternehmen, die Dienste in dem Raum bereitstellen, relativ neu und klein sind. Sie werden daher als ein höheres Risiko als Zulieferer gesehen - vor allem im Vergleich zu etablierten Industrienetzen, die herkömmliche Technologien verkaufen. Gibt es bedeutende Marktteilnehmer, die FPGAs verwenden Ja - einige Teilnehmer engagieren sich für die parallele Verarbeitung von FPGAs für iterative Prozesse, die von Parallelität profitieren können. Zum Beispiel handelt es sich um eine Reihe großer Investmentbanken, die im Rahmen ihrer Risikomanagement-Prozesse FPGAs für Monte-Carlo-Simulationen nutzen. Die Leistungssteigerungen, die bei der Verwendung von FPGAs für diese Art von Problem möglich sind, können erheblich sein. Zum Beispiel haben wir soeben eine Prototypimplementierung eines Optionspreismodells für eine Investmentbank abgeschlossen, die 400 mal schneller auf einem FPGA läuft als auf herkömmlichen Prozessoren - und weniger Strom verbraucht. Wie würde ein FPGA eine Textsuche als Teil eines algorithmischen Modells durchführen Wie ich bereits erwähnt habe, kann jedes Paar von Eingängen zu einem FPGA-Funktionsgenerator zwei Bits vergleichen. ASCII-Codes für Buchstaben des Alphabets bestehen aus acht Bits - z. B. wird der Großbuchstabe A binär als 01000001 dargestellt. Daher als ein extrem einfaches Beispiel, wenn Sie einen News-Stream auf das Vorhandensein des Buchstabens A prüfen wollten Müssen vier Funktionsgeneratoren (acht Paare von Eingängen) verwendet werden, die mit einem weiteren einzigen Funktionsgenerator verbunden sind. Außerdem benötigen Sie sechzehn Ein-Bit-Register, um die eingehenden Daten aus den News-Feeds und den gewünschten Suchwert A, den Sie eingegeben haben, zu puffern (kurzfristig speichern). (Acht Bits für den ASCII-Code für jeden eingehenden Brief aus dem Newsfeed und acht für den ASCII-Code für den Suchstring A). Fig. 1 ist eine schematische Darstellung davon, wobei die Register in rosa dargestellt sind, die ersten Phasenfunktionsgeneratoren in blau und der zweite Phasenfunktionsgenerator grün. Die schwarzen Pfeile und Linien stellen den Eingabepfad für den Suchstring A dar, und die Zahlen in den Feldern links von den Registern stellen (von oben nach unten) den binären ASCII-Code für A (01000001) dar. Der ASCII-Binärcode für jedes Bit jedes Zeichens im Newsfeed würde in derselben Reihenfolge wie die roten Pfeile angewendet. Wenn, wie in Fig. 1 dargestellt, diese beiden roten Eingänge zu einem Funktionsgenerator mit den entsprechenden schwarzen Eingängen (den Suchstringbits) übereinstimmen, dann gibt der Generator 1 aus (die Ausgangsverbindung ist die blaue Linie auf dem RHS des Generators) . Dieser Ausgang wird dem zweiten Phasenfunktionsgenerator zusammen mit dem Ausgang von allen anderen ersten Phasengeneratoren zugeführt. Wenn alle vier Eingänge zum zweiten Phasengenerator 1 sind, gibt sie auch eine 1 (grüne Linie bei RHS) aus, die anzeigt, daß der Buchstabe A im Textstrom gefunden wurde. Dies ist offensichtlich ein sehr triviales Beispiel, aber das grundlegende Konzept kann skaliert werden, um weit komplexere Suchvorgänge mit mehreren Wörtern, die innerhalb einer bestimmten Distanz zueinander sein müssen, aufzunehmen. Wenn diese Bedingung erfüllt wäre, könnten die Informationen dann an das algorithmische Modell übergeben werden, um eine bestimmte Aktion auszulösen, beispielsweise die Suspendierung des Handels oder die Größenänderung von Positionsscheiben. Die Parallelität von FPGAs eignet sich hervorragend für die sehr schnelle Textanalyse, die in Situationen erforderlich ist, in denen Sie mehrere Newsfeeds nach einer großen Anzahl von Schlüsselwortkombinationen durchsuchen, die möglicherweise Tausende von Wertpapieren betreffen. Sie haben bereits einige Gründe für die langsame FPGA-Aufnahme an den Finanzmärkten skizziert, aber das klingt noch zu gut, um wahr zu sein. Gibt es eine erhebliche Kosten Hürde für FPGAs Die Hardware, vor allem, wenn in Bezug auf ihre Verarbeitung Kosten pro Dollar betrachtet, ist nicht besonders teuer. Auf der Einstiegsebene starten externe USB-verbundene FPGA-Boards bei etwa 1000, während ein Top-Bereich der PCI-X-basierten FPGA-Platine 10.000 kosten könnte. Offensichtlich in beiden Fällen müssten Sie immer noch die Kosten für einen relativ niedrig spezifizierten Computer, an den die FPGA-Platine angeschlossen wäre Faktor. Allerdings, wenn man bedenkt, dass vernünftig festgelegte Marke vier Prozessor Opteron-Server bei rund 9000 starten, die relativen Kosten immer noch die FPGA. Selbst ein FPGA mit mittlerer Reichweite bei etwa 5000 zeigt eine wesentlich höhere Leistung bei der Art der Textverarbeitung, die wir diskutiert haben, als ein herkömmlicher Server mit vier Prozessoren. Die Coprozessor-Alternative ist auch konkurrenzfähig - zum Beispiel beginnen die DRC-Computermodule bei etwa 4500, doch dies wird voraussichtlich im Laufe der Zeit (als Volumenzunahme) auf annähernd 3000 ansteigen. Celoxica HTX FPGA-PCI-Karte Die Software-Entwicklungsumgebung kann eine Kostenhürde sein. Programmierwerkzeuge für FPGAs beginnen in der Regel im Bereich von 40-50.000. Während das klingt eine Menge, sind sie in der Regel von Elektronik-Unternehmen gekauft, wie Handy-Hersteller, die amortisieren können, dass die Kosten über potenziell Hunderttausende von Einheiten. Ebenso für einen Broker Dealer Entwicklung mehrerer Algorithmen für ihre eigenen oder ihre Kunden nutzen dies möglicherweise nicht ein großes Hindernis, aber für Unternehmen wie kleinere Hedgefonds es wäre. Der Vorteil ist heute, dass C-basierte Design-Tools die Hardware-Design-Zeit reduziert haben und diese Wirkungsgrade direkt auf die eingesparten Arbeitskräfte und Konstruktionskosteneinsparungen abgestimmt sind. Bis heute scheint niemand die Entwicklung kostengünstiger aus dem Regal FPGA-Tools für die Text-String-Suche und andere Aufgaben im Zusammenhang mit Algorithmen Entwicklung und Handel. Die meisten Anstrengungen in diesem Raum konzentrieren sich immer noch auf die Beschleunigung von Finanzsoftware in Bezug auf Risiko - oder Optionsmodelle, obwohl dies sich ändern sollte, da die Chancen, die FPGAs im automatisierten algorithmischen Handel bieten, zunehmend geschätzt werden. Beliebte Artikel Deutsche Börse präsentiert Blockchain-Konzept für risikolosen Geldtransfer BTIGs Global Portfolio und ETF Trading Group startet Benchmark-Markt auf engem Algorithmus Tullett Prebon amp SGX startet den Spot-Pricing-Index für Dubai, Kuwait und Indien Xignite erweitert Führungsteam, eröffnet NY-Büro NYSE-Pläne Speed ​​Bump für NYSE MKT TRADEcho startet MiFID II Smart Report Router Copyright-Kopie Automatisierte Trader Ltd 2017 - Strategien Compliance-Technologie